CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl dds

搜索资源列表

  1. DDS

    1下载:
  2. 这是DDS设计实例,对大多数的VHDL学习者有很大的帮助-this is an designer example of DDS
  3. 所属分类:Project Design

    • 发布日期:2017-04-06
    • 文件大小:151699
    • 提供者:tanguohua
  1. FPGA_DDS

    0下载:
  2. 基于FPGA的DDS信号发生器产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-FPGA-based VHDL source DDS signal generator and the test stimulus file matlab model simulation in modelsim adopted under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:14486481
    • 提供者:乐毅学
  1. ep1c6_29_dds

    0下载:
  2. 此程序为一实现DDS的程序,很好的用VHDL语言编写。-this is a dds program by VHDL .Tt is a very accutate program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:107053
    • 提供者:name
  1. sin

    0下载:
  2. sin正弦波的产生 DDS FPGA VHDL语言-sin sine wave generation DDS FPGA VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-09
    • 文件大小:1732025
    • 提供者:王盛力
  1. DDS

    0下载:
  2. 基于FPGA的DDS的相位累加器详细介绍,是VHDL编程,利用quartus2平台.-Design of Direct digital synthesis Signal Generator
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:381304
    • 提供者:高慧
  1. DDS_Set

    0下载:
  2. AD9852,DDS芯片接收数据逻辑。(Verilog语言)-AD9852, DDS chips receive data logic. (Verilog language)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1440
    • 提供者:zhangwei
  1. xxtpxh

    0下载:
  2. 线性调频信号运用dds中改变k来实现信号调频的策略-Linear FM signal to change the use of k dds FM' s strategy to achieve signal
  3. 所属分类:Communication

    • 发布日期:2017-04-02
    • 文件大小:309092
    • 提供者:张蓓蕾
  1. dds_last

    0下载:
  2. 用VHDL编写的DDS,实用简洁,利于学习交流-Prepared using VHDL DDS, practical simplicity, conducive to learning exchange
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:657198
    • 提供者:zhuhaotian
  1. dds

    0下载:
  2. vhdl编写,利用fpga完成了dds发生器的功能-vhdl prepared using fpga complete function generator dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:268806
    • 提供者:xxhlshe
  1. ddsVHDL

    0下载:
  2. fpga设计dds实现调频 调相 调占空比 并用modelsim仿真成功-dds fpga vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6511487
    • 提供者:cc
  1. dds

    0下载:
  2. 基于VHDL语言,主要用于实现正弦波发生器-Based on VHDL language, mainly for the realization of sine wave generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1908
    • 提供者:碗豆
  1. ddsfinal1

    0下载:
  2. verilog语言实现的dds代码,并行通信,生成四种波形,大赛编写的代码,modelsim仿真-verilog language dds code,modelsim debug
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1138036
    • 提供者:杨天
  1. DDS

    0下载:
  2. dds的fpga实现,用的是VHDL语言,希望能帮到大家-dds of fpga implementation, using a VHDL language, we hope to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5889
    • 提供者:赖月经
  1. eda

    2下载:
  2. 南京理工大学EDA实验多功能数字钟+闹钟+dds+am调幅。-Nanjing University of EDA test multifunction digital clock+ alarm+ dds+ am AM.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:8145804
    • 提供者:吴逸汀
  1. BPSK

    0下载:
  2. 在quartus ii下完成的用VHDL语言编写的数字式调频BPSK的调制,其中DDS和成型滤波使用ip核完成-Accomplished in quartus ii the use of VHDL language digital FM BPSK modulation, which use the ip filter DDS and forming complete nuclear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:326850
    • 提供者:
  1. dds

    0下载:
  2. 用VHDL在quartarsII下编写的DDS程序代码-In quartarsII with VHDL code, prepared DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:19412
    • 提供者:duguxue
  1. DDS

    0下载:
  2. 老外用VHDL写的DDS,很严谨,很经典。-Foreigner wrote DDS, very strict, very classic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1429
    • 提供者:zhangjing
  1. Signal-Generator-VHDL

    0下载:
  2. 这是基于quartus dds信号发生器设计的源程序-This is based on quartus dds source signal generator design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:135379
    • 提供者:石浪
  1. DDS

    0下载:
  2. 内含DDSFPGA程序和51单片机控制程序和报告一份-Containing DDSFPGA procedures and 51 procedures and reporting a single-chip control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6542336
    • 提供者:赵宏罡
  1. dds

    0下载:
  2. 用vhdl语言编写的dds信号发生器,对大家很有帮助,希望大家下载使用-Dds using vhdl language signal generator, useful for everyone, I hope you download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:897465
    • 提供者:lixin
« 1 2 ... 4 5 6 7 8 910 11 12 13 14 ... 17 »
搜珍网 www.dssz.com